• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Es ist eine Flip-Flop-Schaltungsanordnung und ein zugehöriges Verfahren angegeben, bei denen die Umsteuerung zwischen Master- und Slave-Block (1, 2) nicht durch Zu- und Abschalten jeweiliger Stromquellen im eigentlichen Sinne erfolgt, sondern vielmehr durch Einprägen eines umsteuernden Kompensationsstroms. Mit dem Kompensationsstrom wird dabei gerade der Strom derjenigen Stromquellen kompensiert, deren zugeordnete Differenz- beziehungsweise Haltestufe (3, 4, 5, 6) deaktiviert ist. Mit dem vorgeschlagenen Prinzip ist es möglich, die Versorgungsspannung zu reduzieren und zugleich aufgrund geringer Parasitärkapazitäten der Schaltung einen Frequenzteiler für den Gigahertzbereich zu schaffen, der vollständig in MOS-Schaltungstechnik integrierbar ist.It is a flip-flop circuit arrangement and an associated method specified in which the reversal between master and slave block (1, 2) is not done by switching on and off of respective power sources in the true sense, but rather by impressing a reversing compensation current , With the compensation current while just the current of those power sources is compensated, the associated differential or holding stage (3, 4, 5, 6) is deactivated. With the proposed principle, it is possible to reduce the supply voltage and at the same time to create a frequency divider for the gigahertz range due to low parasitic capacitances of the circuit, which can be completely integrated in MOS circuit technology.
    公开号:DE102004009283A1
    申请号:DE200410009283
    申请日:2004-02-26
    公开日:2005-09-22
    发明作者:Timo Gossmann
    申请人:Infineon Technologies AG；
    IPC主号:H03K3-0233
    专利说明:
    [0001] Dievorliegende Erfindung betrifft eine Flip-Flop-Schaltungsanordnung,deren Verwendung in einem Frequenzteiler sowie ein Verfahren zurVerarbeitung eines Signals.TheThe present invention relates to a flip-flop circuit arrangement,their use in a frequency divider and a method forProcessing a signal.
    [0002] Beiintegrierten Schaltungen fürHochfrequenzanwendungen besteht zunehmend das Bestreben, diese nichtmehr in bipolarer Schaltungstechnik oder der sogenannten BiCMOS-Schaltungstechnik herzustellen,sondern in reiner, komplementärer MOS,Metal Oxide Semiconductor-Schaltungstechnik. Dadurch werden höhere Integrationsdichtenund eine kostengünstigereMassenherstellung möglich.atintegrated circuits forHigh frequency applications are increasingly seeking not to do soproduce more in bipolar circuit technology or the so-called BiCMOS circuit technology,but in pure, complementary MOS,Metal oxide semiconductor circuit technology. This results in higher integration densitiesand a cheaper oneMass production possible.
    [0003] Frequenzteilerwerden normalerweise mit Toggle-Flip-Flops aufgebaut. Ein Toggle-Flip-Flop entsprichtbezüglichseiner Funktion einem D-Flip-Flop, dessen invertierender Ausgangauf den D-Eingang rückgeführt ist.Toggle-Flip-Flops sind bistabile digitale Schaltungen, die mit jedemEingangstakt ihren Ausgangspegel von Low auf High bzw. von Highauf Low umschalten. Somit wird die Eingangsfrequenz durch zwei geteilt.frequency dividerare usually built with toggle flip-flops. A toggle flip-flop is equivalentin terms ofits function a D flip-flop whose inverting outputis returned to the D input.Toggle flip-flops are bistable digital circuits that work with each otherInput clock their output level from low to high or highswitch to low. Thus, the input frequency is divided by two.
    [0004] Inhochintegrierten Hochfrequenz-Bausteinen, bei denen mit Frequenzteilerneine von einem integrierten Oszillator bereitgestellte Frequenzim Gigahertz-Bereich herunter geteilt werden soll, ist normalerweiseeine differentielle Signalverarbeitung erforderlich oder zumindestvorteilhaft. Der Oszillator benötigt üblicherweiseeine symmetrische und möglichstrein kapazitive Last.Inhighly integrated high-frequency components, in which with frequency dividersa frequency provided by an integrated oscillatorin the gigahertz range is usuallya differential signal processing is required or at leastadvantageous. The oscillator usually needsa symmetrical and possiblepurely capacitive load.
    [0005] Zudemist es wünschenswert,dass das Ausgangssignal des Frequenzteilers ein symmetrisches Tastverhältnis aufweist.Das bedeutet, dass die Dauer des High-Pegels und die Dauer des Low-Pegels desAusgangssignals gleich lang sind.moreoverit is desirablethe output signal of the frequency divider has a symmetrical duty cycle.This means that the duration of the high level and the duration of the low level of theOutput signals are the same length.
    [0006] Mitzunehmender Integrationsdichte sollen integrierte Halbleiterschaltungenauch fürimmer geringere Versorgungsspannungen geeignet sein. Daher ist eineweitere Forderung an eine integrierte Flip-Flop-Schaltungsanordnung,dass diese zwischen einem Versorgungspotentialanschluss und einemBezugspotentialanschluss eine geringe Anzahl übereinander gestapelter Transistorstufenoder anderer Bauteile aufweist.WithIncreasing integration density should be integrated semiconductor circuitsalso forbe ever lower supply voltages suitable. Therefore, one isfurther requirement for an integrated flip-flop circuit arrangement,that this between a supply potential terminal and aReference potential terminal a small number stacked transistor stagesor other components.
    [0007] Weiterhinist es wünschenswert,innerhalb der Flip-Flop-Schaltungdie Zahl der internen Schaltungsknoten möglichst gering zu halten, umdie kapazitive Last zu reduzieren. Insbesondere bei hohen Taktfrequenzenmüssenkapazitive, parasitäreLasten ständigsehr schnell umgeladen werden.Fartherit is desirablewithin the flip-flop circuitkeep the number of internal circuit nodes as low as possibleto reduce the capacitive load. Especially at high clock frequencieshave tocapacitive, parasiticLoads constantlybe transhipped very quickly.
    [0008] Aufgabeder vorliegenden Erfindung ist es, eine Flip-Flop-Schaltungsanordnungsowie ein Verfahren zur Verarbeitung eines Signals anzugeben, welchein integrierter Metal Oxide Semiconductor, MOS-Schaltungstechnikrealisierbar und fürden Betrieb mit geringen Versorgungsspannungen bei geringer Anzahlinterner Schaltungsknoten geeignet sind.taskThe present invention is a flip-flop circuitand to provide a method of processing a signal whichin integrated metal oxide semiconductor, MOS circuit technologyfeasible and forthe operation with low supply voltages with low numberinternal circuit nodes are suitable.
    [0009] Erfindungsgemäß wird dieAufgabe bezüglichder Schaltungsanordnung durch eine Flip-Flop-Schaltungsanordnunggelöst, – beider ein Paar von Eingangsanschlüssen,ausgelegt zum Zuführeneines differentiellen Taktsignals, vorgesehen ist, – beider ein Paar von Ausgangsanschlüssen, ausgelegtzum Abgreifen eines differentiellen Ausgangssignals, vorgesehenist, – beider an eine Master-Differenzstufe eine Master-Haltestufe angekoppeltist, – beider an eine Slave-Differenzstufe eine Slave-Haltestufe angekoppeltist, – beider die Master-Differenzstufe, die Master-Haltestufe, die Slave-Differenzstufeund die Slave-Haltestufe zur Bildung einer Flip-Flop-Struktur miteinanderverkoppelt sind, – beider am Ausgang der Slave-Differenzstufe das Paar von Ausgangsanschlüssen gebildetist, – beider in einem symmetrischen FußpunktStromanschlüsseder Master-Differenzstufe, der Master-Haltestufe, der Slave-Differenzstufe undder Slave-Haltestufe miteinander und mit Stromquellen zur Speisungder Differenz- und Haltestufen verbunden sind, – beider ein Mittel zur Bereitstellung eines Kompensationsstroms vorgesehenist, das mit dem Paar von Eingangsanschlüssen und mit dem symmetrischenFußpunktzur Kompensation des von zumindest einer der Stromquellen bereitgestellten Stromsin Abhängigkeitdes differentiellen Taktsignals gekoppelt ist. According to the invention, the object with respect to the circuit arrangement is achieved by a flip-flop circuit arrangement, In which a pair of input terminals designed to supply a differential clock signal is provided, In which a pair of output terminals designed to pick up a differential output signal is provided, In which a master-hold stage is coupled to a master differential stage, In which a slave holding stage is coupled to a slave differential stage, In which the master differential stage, the master holding stage, the slave differential stage and the slave holding stage are coupled together to form a flip-flop structure, In which the pair of output terminals is formed at the output of the slave differential stage, In which current connections of the master differential stage, the master holding stage, the slave differential stage and the slave holding stage are connected to one another and to current sources for feeding the differential and holding stages, - In which a means for providing a compensation current is provided, which is coupled to the pair of input terminals and to the symmetrical base point for compensation of the power provided by at least one of the current sources in dependence on the differential clock signal.
    [0010] Differenzstufenund Haltestufen in einem Master- und einem Slave-Block der Flip-Flop-Schaltungsanordnungwerden durch Stromquellen gespeist. Gemäss dem vorgeschlagenen Prinzipwerden diese Stromquellen nicht im eigentlichen Sinne durch dasTaktsignal ein- und ausgeschaltet, sondern vielmehr ist vorgesehen,die jeweils nicht benötigte Stromquelledadurch zu deaktivieren, dass ein Kompensationsstrom zugeführt wird,der gerade den von der jeweiligen Stromquelle bereitgestellten Strom kompensiert.Dadurch wird die jeweilige Master- oder Slave-Differenzstufe deaktiviert.differential stagesand hold levels in a master and a slave block of the flip-flop circuitryare powered by power sources. According to the proposed principleThese power sources are not in the true sense of the wordClock signal on and off, but rather is providedthe respective unneeded power sourceby deactivating a compensating current,which just compensates for the current provided by the respective current source.This deactivates the respective master or slave differential stage.
    [0011] Bevorzugtwerden jeweils die Master-Differenzstufe und die Slave-Haltestufein einer ersten Taktphase zugleich aktiviert. Dabei sind gleichzeitig dieSlave-Differenzstufe und die Master-Haltestufe deaktiviert durchAufbringen eines entsprechenden Kompensationsstroms. In einer zweitenTaktphase gilt das Umgekehrte; dabei sind die Master-Differenzstufeund die Slave-Haltestufe deaktiviert, während zugleich die Master-Haltestufeund die Slave-Differenzstufe aktiviert sind.Preferably, in each case the master differential stage and the slave holding stage are simultaneously activated in a first clock phase. At the same time, the slave differential stage and the master holding stage are deactivated by applying a corresponding compensation current. In a second clock phase, the reverse applies; The master differential stage and the slave holding stage are deactivated while the master holding stage and the slave differential stage are activated at the same time.
    [0012] Bevorzugtist jeder Differenzstufe und jeder Haltestufe je eine Stromquellezugeordnet, die die Differenzstufe und die Haltestufe jeweils imFußpunkt mitStrom versorgt.Preferseach differential stage and each holding stage is a current sourceassociated with the difference level and the holding level respectively in theBase withPower supplied.
    [0013] Dazur Umsteuerung zwischen Master-Differenzstufe und Slave-Differenzstufe bzw.zwischen Differenzstufe und Haltestufe, sowohl im Master- als auchim Slave-Block, jeweils keine zusätzliche Differenzstufe nötig ist,ist es mit Vorteil möglich,die Stromquelle jeweils unmittelbar mit dem Fußpunkt der Differenzstufe und/oderder Haltestufe zu verbinden. Dadurch ist der Betrieb mit besondersgeringen Versorgungsspannungen möglich.Therefor switching between master differential stage and slave differential stage orbetween differential level and holding level, both in the master and as wellin the slave block, in each case no additional differential stage is necessary,is it possible with advantagethe current source in each case directly to the base of the differential stage and / orto connect the holding level. This makes the operation with extralow supply voltages possible.
    [0014] Bevorzugtumfassen die Master-Differenzstufe, die Master-Haltestufe, die Slave-Differenzstufe unddie Slave-Haltestufe je ein Transistorpaar. Dabei hat jedes Transistorpaarzwei Eingänge,zwei Ausgängeund den Stromanschluss.Prefersinclude the master differential stage, the master holding stage, the slave differential stage andthe slave latch each one transistor pair. Each transistor pair hastwo entrances,two outputsand the power connection.
    [0015] Beibevorzugter Ausführungder Schaltungsanordnung in unipolarer MOS-Schaltungstechnik umfassendie Transistorpaare je zwei Transistoren, deren Source-Anschlüsse unmittelbarmiteinander verbunden sind und den Stromanschluss der jeweiligenStufe bilden. Dieser gemeinsame Source-Knoten ist weiter bevorzugtunmittelbar mit einem Anschluss einer Stromquelle verbunden. DieStromquelle ist bevorzugt gegen einen Bezugspotentialanschluss geschaltet.atpreferred embodimentthe circuit arrangement in unipolar MOS circuit technology includethe pairs of transistors each have two transistors, their source connections directlyconnected to each other and the power connection of the respectiveForm stage. This common source node is further preferreddirectly connected to a terminal of a power source. TheCurrent source is preferably connected to a reference potential terminal.
    [0016] DieEingängeund Ausgängeder Haltestufen sind bevorzugt überKreuz miteinander verkoppelt.Theinputsand outputsthe holding levels are preferred overCoupled with each other.
    [0017] DieAusgängeder Master-Haltestufe sind bevorzugt mit den Ausgängen derMaster-Differenzstufe gekoppelt. In Analogie ist die Slave-Differenzstufemit der Slave-Haltestufe verschaltet.Theoutputsthe master holding level are preferred with the outputs ofCoupled to the master differential stage. By analogy, the slave differential stageinterconnected with the slave holding level.
    [0018] ZurBildung eines Toggle-Flip-Flops sind die Eingänge der Slave-Differenzstufebevorzugt mit den Ausgängender Master-Differenzstufenicht invertierend gekoppelt. Weiterhin sind bevorzugt die Eingänge derMaster-Differenzstufe mit den Ausgängen der Slave-Differenzstufeinvertierend gekoppelt.toForming a toggle flip-flop are the inputs of the slave differential stagepreferred with the outputsthe master difference stagenot coupled inverting. Furthermore, the inputs of theMaster differential stage with the outputs of the slave differential stagecoupled in an inverting manner.
    [0019] DieFunktionen von Master und Slave sind dabei aufgrund ihres bevorzugtgleichen Aufbaus prinzipiell vertauschbar.TheFunctions of master and slave are preferred because of theirsame structure in principle interchangeable.
    [0020] Bevorzugtist jeder Differenzstufe und jeder Haltestufe eine eigene Stromquellezugeordnet. Alternativ könnenjedoch auch die Stromquellen der jeweils zugleich aktivierten unddeaktivierten Stufen zusammengefasst werden.PrefersEach differential stage and each holding stage is its own power sourceassigned. Alternatively you canbut also the current sources of each activated at the same time anddeactivated stages are summarized.
    [0021] DasMittel zur Bereitstellung eines Kompensationsstroms kann beispielsweisedadurch realisiert sein, dass eine Stromquelle vorgesehen ist, welche inAbhängigkeitvom Taktsignal entweder mit einem Anschluss der beiden Anschlüsse odermit dem anderen Anschluss der beiden Anschlüsse des symmetrischen Fußpunktesder Schaltung verbunden ist.TheMeans for providing a compensation current, for examplebe realized in that a current source is provided, which independencefrom the clock signal either with a connection of the two connectors orwith the other connection of the two connections of the symmetrical foot pointthe circuit is connected.
    [0022] DieStromquelle ist dabei bevorzugt gegen einen Versorgungspotentialanschlussder Schaltungsanordnung geschaltet. Dadurch ist eine noch weitereReduzierung der benötigtenVersorgungsspannung möglich.TheCurrent source is preferred against a supply potential connectionthe circuit arrangement switched. This is another oneReduction of the requiredSupply voltage possible.
    [0023] Alternativist das Mittel zur Bereitstellung eines Kompensationsstroms mitzwei Serienkapazitätenrealisiert, die zwischen den symmetrischen Eingangsanschluss undden symmetrischen Fußpunktengeschaltet sind. Das Taktsignal wird demnach kapazitiv eingekoppelt.Der Kompensationsstrom zur Kompensation der Stromquellen, die denjenigenStufen zugeordnet sind, die gerade deaktiviert sein sollen, werdendabei aus kapazitiven Umladeströmen gebildetund durch die direkte kapazitive Ankopplung der Eingänge an einevorangehende Stufe gewonnen. Somit kann auf eine dedizierte Kompensationsstromquelleverzichtet werden. Dabei werden mit Vorteil Resonanzeffekte ausgenutzt.Wenn das Flip-Flop direkt von einem Oszillator gespeist wird, können dieKoppelkapazitätenvorteilhaft einen Teil eines Resonators des Oszillators, und bevorzugteinen LC-Schwingkreis bilden.alternativeis the means for providing a compensation current withtwo series capacitiesrealized that between the symmetrical input terminal andthe symmetrical foot pointsare switched. The clock signal is therefore capacitively coupled.The compensation current to compensate for the current sources corresponding to thoseStages are assigned that are currently being deactivatedthereby formed from capacitive Umladeströmenand by the direct capacitive coupling of the inputs to onewon previous stage. Thus, a dedicated compensation current source can be usedbe waived. In this case, resonance effects are advantageously exploited.If the flip-flop is powered directly by an oscillator, thecoupling capacitancesadvantageously a part of a resonator of the oscillator, and preferredform an LC resonant circuit.
    [0024] Fallserforderlich, kann eine Arbeitspunkteinstellung der Schaltung ineinfacher Weise dadurch erfolgen, dass mit dem symmetrischen Fußpunkt ein Mittelzur Arbeitspunkteinstellung gekoppelt ist.Ifrequired, can be a working point setting of the circuit ineasily done by doing that with the symmetrical base a meansis coupled to the operating point setting.
    [0025] DasMittel zur Arbeitspunkteinstellung umfasst bevorzugt einen Stromspiegel.TheMeans for operating point adjustment preferably comprises a current mirror.
    [0026] DerStromspiegel hat bevorzugt einen Eingangstransistor, der aus einerQuelle gespeist wird. Die Quelle ist bevorzugt an die elektrischenLasten der Differenz- und Haltestufen angepasst.Of theCurrent mirror preferably has an input transistor, which consists of aSource is fed. The source is preferred to the electricalAdjusted loads of differential and holding levels.
    [0027] DerStromspiegel hat bevorzugt mehrere Auskoppeltransistoren, welchejeweils die den Differenz- und Haltestufen zugeordneten Stromquellen repräsentieren.Of theCurrent mirror preferably has a plurality of coupling-out transistors, whicheach represent the power sources associated with the difference and hold levels.
    [0028] Weiterhinist der Stromspiegel zur Bereitstellung einer Gleichtaktlage bevorzugtmit Koppelwiderständenmit dem symmetrischen Fußpunktgekoppelt.Fartherthe current mirror is preferred for providing a common mode positionwith coupling resistorswith the symmetrical foot pointcoupled.
    [0029] BeiIntegration der vorgeschlagenen Flip-Flop-Schaltungsanordnung ineiner herkömmlichen250 nm-Fertigungstechnologie könnenArbeitsfrequenzen von über5 GHz bei Versorgungsspannungen von unter 2,0 V mit geringem Aufwandrealisiert werden. Bei höherenIntegrationsdichten ist eine noch höhere Arbeitsfrequenz möglich.atIntegration of the proposed flip-flop circuit ina conventional one250 nm manufacturing technology canOperating frequencies of over5 GHz with supply voltages of less than 2.0 V with little effortwill be realized. At higherIntegration densities is an even higher working frequency possible.
    [0030] Aufgrundihrer guten Hochfrequenzeigenschaften, der geringen Versorgungsspannung,der geringen Anzahl interner Schaltungsknoten sowie der vollständigen Integrierbarkeitin unipolaren Fertigungsprozessen ist die vorliegende Flip-Flop-Schaltungsanordnungbesonders zur Anwendung als Hochfrequenz-Frequenzteiler geeignet.Dabei wird am Ausgang ein Signal mit halber Eingangstaktfrequenzbereitgestellt.by virtue oftheir good high-frequency characteristics, the low supply voltage,the small number of internal circuit nodes as well as the complete integrabilityin unipolar manufacturing processes is the present flip-flop circuitryespecially suitable for use as a high frequency frequency divider.In the process, a signal with half the input clock frequency is outputprovided.
    [0031] Bezüglich desVerfahrens wird die Aufgabe gelöstdurch ein Verfahren zur Verarbeitung eines Signals mit den Schritten: – Bereitstelleneines differentiellen Taktsignals, – Umsteuernzwischen einer Master-Differenzstufe und einer Slave-Differenzstufein Abhängigkeit vondem differentiellen Taktsignal, – Bereitstelleneines Kompensationsstroms, – AbwechselndesKompensieren eines die Master-Differenzstufe oder eines die Slave-Differenzstufeversorgenden Stroms in Abhängigkeitvon dem differentiellen Taktsignal mit dem Kompensationsstrom. With regard to the method, the object is achieved by a method for processing a signal with the steps: Providing a differential clock signal, Reversing between a master differential stage and a slave differential stage as a function of the differential clock signal, Providing a compensation current, Alternately compensating a current supplying the master differential stage or a slave differential stage with the compensation current as a function of the differential clock signal.
    [0032] Esentspricht dem vorgeschlagenen Prinzip, durch Erzeugen und Einprägen vonjeweiligen Kompensationsströmeneine Umsteuerung in einer Flip-Flop-Schaltungsanordnung zu bewirken.Dabei werden diejenigen Stufen, die deaktiviert werden sollen, zwarweiterhin von einem Speisestrom gespeist, es wird jedoch ein diesenSpeisestrom kompensierender Kompensationsstrom zugeführt, sodass die jeweilig zugeordnete Stufe tatsächlich stromlos ist. Dadurchist es möglich,mit besonders geringer Anzahl interner Schaltungsknoten und geringerVersorgungsspannung auszukommen.Itcorresponds to the proposed principle, by generating and impressingrespective compensation currentsto effect a reversal in a flip-flop circuitry.In the process, those stages that are to be deactivated are indeedstill powered by a supply current, but it will be oneSupply current compensating compensating supplied, sothat the respective assigned stage is actually de-energized. TherebyIs it possible,with a particularly low number of internal circuit nodes and lessSupply voltage to get along.
    [0033] DerKompensationsstrom wird bevorzugt mit einer Kompensations-Stromquelleerzeugt, die von einer Versorgungsspannung gespeist wird.Of theCompensation current is preferred with a compensation current sourcegenerated, which is fed by a supply voltage.
    [0034] Alternativkann der Kompensationsstrom auch als kapazitiver Umladestrom gemeinsammit dem differentiellen Taktsignal bereitgestellt werden. Demnachwird der kapazitive Strom mit Hilfe von Serienkapazitäten ausdem Spannungshub des Ausgangs der vorherigen Stufe erzeugt.alternativethe compensation current may also be common as a capacitive recharging currentprovided with the differential clock signal. Thereforethe capacitive current is generated by means of series capacitiesgenerated the voltage swing of the output of the previous stage.
    [0035] Fallserforderlich, ist in einfacher Weise eine Arbeitspunkteinstellungder Differenzstufen durch Zuführeneines symmetrischen Gleichtaktpegels möglich.Ifrequired, is simply a working point settingthe differential stages by feedinga symmetrical common mode level possible.
    [0036] InAbhängigkeitvom Taktsignal werden mit dem vorgeschlagenen Prinzip bevorzugtjeweils zugleich eine Master-Differenzstufe und eine Slave-Haltestufeaktiviert und eine Slave-Differenzstufe undeine Master-Haltestufe deaktiviert und umgekehrt. Das Deaktivierender Stufen erfolgt dabei durch Auf bringen eines jeweiligen Kompensationsstromsgemässdem vorgeschlagenen Prinzip.Independencefrom the clock signal are preferred with the proposed principlein each case at the same time a master differential stage and a slave holding stageactivated and a slave differential stage anddisables a master holding level and vice versa. Disablingthe stages takes place by bringing a respective compensation currentaccording tothe proposed principle.
    [0037] WeitereEinzelheiten und vorteilhafte Ausgestaltungen der vorgeschlagenenErfindung sind Gegenstand der Unteransprüche.FurtherDetails and advantageous embodiments of the proposedInvention are the subject of the dependent claims.
    [0038] DieErfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand derZeichnungen nähererläutert.TheInvention will be described below in several embodiments with reference to theDrawings closerexplained.
    [0039] Eszeigen:Itdemonstrate:
    [0040] 1 einerstes Ausführungsbeispieleiner Schaltungsanordnung nach dem vorgeschlagenen Prinzip anhandeines Schaltplans, 1 A first embodiment of a circuit arrangement according to the proposed principle based on a circuit diagram,
    [0041] 2 einzweites Ausführungsbeispieleiner Schaltungsanordnung gemässvorgeschlagenem Prinzip anhand eines Schaltplans, 2 A second embodiment of a circuit arrangement according to the proposed principle based on a circuit diagram,
    [0042] 3 eindrittes Ausführungsbeispieleiner Schaltungsanordnung nach dem vorgeschlagenen Prinzip anhandeines Schaltplans, 3 A third embodiment of a circuit arrangement according to the proposed principle based on a circuit diagram,
    [0043] 4a einAusführungsbeispieleines Layouts der Schaltung von 3 und 4a an embodiment of a layout of the circuit of 3 and
    [0044] 4b eineErläuterungeines MOS-Transistors gemässLayout von 4a. 4b an explanation of a MOS transistor according to the layout of 4a ,
    [0045] 1 zeigteine Flip-Flop-Schaltungsanordnung mit einem Master-Block 1 undeinem Slave-Block 2. Der Master-Block 1 umfassteine Master-Differenzstufe 3 sowie eine Master-Haltestufe 4. Ebensoumfasst auch der Slave-Block 2 eine Sla ve-Differenzstufe5 sowie eine Slave-Haltestufe 6. Jede der Differenz- undHaltestufen 3, 4, 5, 6 umfasst zweiSource-seitig unmittelbar miteinander verbundene n-Kanal MOS-Transistoren 7, 8; 9, 10; 11, 12; 13, 14.Der gemeinsame Source-Anschluss der Differenz- und Haltestufen 3, 4, 5, 6 bildetzugleich jeweils deren Stromanschluss 15, 16, 17, 18.Dabei sind die Stromanschlüsse 15, 18 derMaster-Differenzstufe 3 und der Slave-Haltestufe 6 unmittelbarmiteinander verbunden. Weiterhin sind die Stromanschlüsse 16, 17 derMaster-Haltestufe 4 und der Slave-Differenzstufe 5 unmittelbarmiteinander verbunden. Diese beiden Verbindungsknoten der Stromanschlüsse 15, 16, 17, 18 bildeneinen symmetrischen Fußpunkt 19. Dersymmetrische Fußpunkt 19 istmit einem Paar von Eingangsanschlüssen verbunden, die zum Zuführen einesdifferentiellen Taktsignals CLKP, CLKN ausgelegt sind. 1 shows a flip-flop circuit with a master block 1 and a slave block 2 , The master block 1 includes a master differential stage 3 and a master holding level 4 , Likewise also includes the slave block 2 a Sla ve difference stage 5 and a slave holding level 6 , Each of the difference and holding levels 3 . 4 . 5 . 6 comprises two source side directly interconnected n-channel MOS transistors 7 . 8th ; 9 . 10 ; 11 . 12 ; 13 . 14 , The common source connection of the difference and hold levels 3 . 4 . 5 . 6 at the same time forms their respective power connection 15 . 16 . 17 . 18 , These are the power connections 15 . 18 the master difference stage 3 and the slave hold level 6 directly connected. Furthermore, the power connections 16 . 17 the master holding level 4 and the slave differential stage 5 directly connected. These two connection nodes of the power connectors 15 . 16 . 17 . 18 form a symmetrical base 19 , The symmetrical foot point 19 is connected to a pair of input terminals connected to lead a differential clock signal CLKP, CLKN are designed.
    [0046] Diezwei Eingängedes Transistorpaares 9, 10 der Master-Haltestufe 4 sind über Kreuzmit den Ausgängenderselben gekoppelt. Die Ausgängeder Transistorpaare 7, 8, 9, 10 vonMaster-Differenzstufe 3 und Master-Haltestufe 4 sindunmittelbar miteinander paarweise verbunden. Die Transistorpaare 11, 12; 13, 14 vonSlave-Differenzstufe 5 und Slave-Haltestufe 6 sindin Analogie zum Master-Block 1 verschaltet. Dabei sinddie Ausgängeder Transistorpaare 7, 8; 11, 12 derMaster- und des Slave-Differenzstufe 3, 5 jeweils über Widerstände 21, 22, 23, 24 gegeneinen Versorgungspotentialanschluss VDD der Schaltungsanordnunggelegt, die eine elektrische Last repräsentieren.The two inputs of the transistor pair 9 . 10 the master holding level 4 are coupled crosswise to the outputs of the same. The outputs of the transistor pairs 7 . 8th . 9 . 10 from master difference level 3 and master holding level 4 are directly connected in pairs. The transistor pairs 11 . 12 ; 13 . 14 from slave difference stage 5 and slave hold level 6 are in analogy to the master block 1 connected. The outputs of the transistor pairs are 7 . 8th ; 11 . 12 the master and the slave differential stage 3 . 5 each via resistors 21 . 22 . 23 . 24 placed against a supply potential terminal VDD of the circuit arrangement, which represent an electrical load.
    [0047] ZurVerkopplung von Master-Block und Slave-Block 1, 2 istzusätzlichin einer nicht-invertierenden Kopplung die Slave-Differenzstufe 5 mit den Eingängen ihresTransistorpaares 11, 12 mit den Ausgängen derMaster-Differenzstufe 3 am Transis torpaar 7, 8 verbunden.In einer invertierenden Kopplung hingegen sind die Ausgänge desTransistorpaares 11, 12 der Slave-Differenzstufe 5 mitden Eingängendes Transistorpaares 7, 8 der Master-Differenzstufe 3 verbunden.Somit ist ein Toggle-Flip-Flop gebildet. Das Toggle-Flip-Flop arbeitetbei Ansteuerung mit einem Taktsignal als Durch-Zwei-Frequenzteiler. DieStromanschlüsse 15, 16, 17, 18 derMaster- und Slave-Differenz-und -Haltestufen 3, 4, 5, 6 sind über je eineStromquelle 25, 26, 27, 28 gegeneinen Bezugspotentialanschluss VSS geschaltet.For coupling of master block and slave block 1 . 2 is additionally in a non-inverting coupling the slave differential stage 5 with the inputs of their transistor pair 11 . 12 with the outputs of the master differential stage 3 at Transis gate pair 7 . 8th connected. In an inverting coupling, however, are the outputs of the transistor pair 11 . 12 the slave differential stage 5 with the inputs of the transistor pair 7 . 8th the master difference stage 3 connected. Thus, a toggle flip-flop is formed. The toggle flip-flop operates when driven with a clock signal as a through-two frequency divider. The power connections 15 . 16 . 17 . 18 the master and slave difference and hold levels 3 . 4 . 5 . 6 are each a power source 25 . 26 . 27 . 28 switched against a reference potential terminal VSS.
    [0048] ZurBereitstellung des Kompensationsstroms ist in einem Mittel zur Bereitstellungeines Kompensationsstroms 29 eine Kompensations-Stromquelle 30 vorgesehen.Die Kompensations-Stromquelle 30 istzwischen einen Bezugspotentialanschluss 31 und einen Lastanschlusseines Schalters 32 gelegt. Ein weiterer Lastanschluss des Schalters 32 ist,je nach Schalterstellung, mit einem der Anschlüsse symmetrischen Fußpunktes 19 verbindbar.Weiterhin sind ein Paar von Eingangsanschlüssen 20 zur Zuführung einesTaktsignals CLKP, CLKN vorgesehen, in dessen Abhängigkeit der Schalter 32 angesteuertwird.To provide the compensation current is in a means for providing a compensation current 29 a compensation power source 30 intended. The compensation power source 30 is between a reference potential connection 31 and a load terminal of a switch 32 placed. Another load connection of the switch 32 is, depending on the switch position, with one of the connections symmetrical foot point 19 connectable. Furthermore, there are a pair of input terminals 20 for supplying a clock signal CLKP, CLKN, in dependence of which the switch 32 is controlled.
    [0049] DieKompensations-Stromquelle 30 ist so ausgelegt, dass, jenach Schalterstellung, die jeweils damit verbundenen Stromquellen 25, 28; 26, 27 bezüglich dervon diesen gelieferten Strömekompensiert werden.The compensation power source 30 is designed so that, depending on the switch position, the associated power sources 25 . 28 ; 26 . 27 be compensated with respect to the currents supplied by these.
    [0050] Gemäss dem vorgeschlagenenPrinzip wird je nach High- oder Low-Phase des differentiellen TaktsignalsCLKP, CLKN ein zusätzlicherStrom, nämlichder Kompensationsstrom, entweder auf den Fußpunkt von Master-Halteglied 4 undSlave-Differenzstufe 5 odervon Master-Differenzstufe 3 und Slave-Halteglied 6 geleitet. DieserKompensationsstrom kompensiert dabei den entsprechenden Strom derjeweiligen, beiden Fußpunkt-Stromquellen 25, 28; 26, 27,so dass entweder die Stufen 3, 6 oder die Stufen 4, 5 stromlos,also abgeschaltet, sind. Der Kompensationsstrom übernimmt damit die Funktion einesbei einer derartigen Schaltung gelegentlich vorgesehenen, zusätzlichenEbene von Transistoren mit zusätzlichenDifferenzstufen.According to the proposed principle, depending on the high or low phase of the differential clock signal CLKP, CLKN, an additional current, namely the compensation current, either at the base of the master-holding element 4 and slave difference level 5 or from master difference level 3 and slave holding member 6 directed. This compensating current compensates for the corresponding current of the respective two base-point current sources 25 . 28 ; 26 . 27 so either the stages 3 . 6 or the steps 4 . 5 de-energized, ie switched off, are. The compensation current thus assumes the function of an additional level of transistors with additional differential stages which is occasionally provided in such a circuit.
    [0051] Beidem vorgeschlagenen Toggle-Flip-Flop-Prinzip entsprechen die Eingangssignale desMaster-Blocks 1 den invertierten Ausgangssignalen des Slave-Blocks 2 unddie Eingangssignale des Slave-Blocks 2 den nicht invertiertenAusgangssignalen des Master-Blocks 1. Aufgrund der differentiellenSignalführungkann die Invertierung problemlos durch einfaches Leitungsvertauschenerreicht werden. Die angegebene Struktur ist so verschaltet, dassjeweils gleichzeitig entweder der Master-Differenzverstärker 3 und die kreuzgekoppelteSlave-Halteschaltung 6 aktiv,also stromdurchflossen, sind oder dass die Haltestufe 4 desMaster-Blocks zusammen mit der Haltestufe 5 des Slavesaktiviert ist. Im Master-Block 1 wird also zum Beispielwährendeines High-Pegels an den Takteingängen ein neuer Ausgangspegelvorbereitet, währendim Slave-Block die aktuellenZuständebeibehalten werden. Wenn anschließend der differentielle Taktin seine Low-Phase übergeht, übernimmtder Slave-Block an seinen Ausgängendie Ausgangssignale des Master-Blocks, während der Master-Block selbstseinen zuvor eingenommenen Zustand für diese Periode einfriert.Durch die einmalige Invertierung wird ein ständiges Toggeln der Flip-Flop-Ausgänge 33 erreicht,die an den Ausgängender Differenzstufe 5 und der Haltestufe 6 des Slave-Blocks 2 gebildetsind.In the proposed toggle flip-flop principle correspond to the input signals of the master block 1 the inverted output signals of the slave block 2 and the input signals of the slave block 2 the non-inverted output signals of the master block 1 , Due to the differential signal routing, the inversion can be easily achieved by simple line swapping. The specified structure is interconnected so that either the master differential amplifier at the same time 3 and the cross-coupled slave latch 6 active, ie current flowing through, or that the holding stage 4 of the master block together with the holding level 5 of the slave is activated. In the master block 1 Thus, for example, a new output level is prepared at the clock inputs during a high level while the current status is maintained in the slave block. Subsequently, when the differential clock transitions to its low phase, the slave block at its outputs takes over the output signals of the master block, while the master block itself freezes its previously assumed state for that period. The one-time inversion is a constant toggling of the flip-flop outputs 33 achieved at the outputs of the differential stage 5 and the holding level 6 of the slave block 2 are formed.
    [0052] Aufgrundder vorgeschlagenen Schaltungsstruktur ist es möglich, die Schaltung mit einerbesonders geringen Versorgungsspannung zu betreiben, da zwischenVersorgungs- und Bezugspotentialanschlüssen VDD, VSS lediglich einWiderstand, eine Stromquelle und ein Transistor geschaltet sind.Somit sind bereits bei heutigen Integrationstechniken Versorgungsspannungenvon deutlich unter 2,0 V möglich.by virtue ofthe proposed circuit structure, it is possible to connect the circuit with aoperate particularly low supply voltage, as betweenSupply and reference potential connections VDD, VSS only oneResistor, a current source and a transistor are connected.Thus, supply voltages are already present in today's integration techniquesof well below 2.0V possible.
    [0053] Einweiterer Vorteil des vorgeschlagenen Prinzips ist, dass die Anzahlder internen Schaltungsknoten besonders gering ist. Dadurch sindauch die Auswirkungen von Umladeeffekten parasitärer Kapazitäten gering. Dies bedeutet,dass die Schaltung für besondershohe und höchsteTaktfrequenzen im Gigahertzbereich geeignet ist.OneAnother advantage of the proposed principle is that the numberthe internal circuit node is particularly low. Thereby areAlso, the effects of Umparadeepse parasitic capacities low. This means,that the circuit is special forhigh and highestClock frequencies in the gigahertz range is suitable.
    [0054] Außerdem istein weiterer Vorteil dadurch gegeben, dass aufgrund der geringenAnzahl interner Schaltungsknoten ein kompaktes Layout der Gesamtschaltungmöglichist, was wiederum eine geringere Ausbildung parasitärer Kapazitäten ermöglicht undsomit höhereArbeitsgeschwindigkeiten erlaubt.In addition, a further advantage is given by the fact that due to the small number of internal circuit nodes, a compact layout of the Ge velvet circuit is possible, which in turn allows a lower training parasitic capacity and thus allows higher operating speeds.
    [0055] 2 zeigtein weiteres Ausführungsbeispiel einerFlip-Flop-Schaltungsanordnungnach dem vorgeschlagenen Prinzip, die in den verwendeten Bauteilen,deren vorteilhafter Verschaltung sowie ihrer Funktionsweise weitgehendmit derjenigen von 1 übereinstimmt. Insoweit solldie Schaltungsanordnung von 2 an dieserStelle nicht noch einmal beschrieben werden. 2 shows a further embodiment of a flip-flop circuit arrangement according to the proposed principle, which in the components used, their advantageous interconnection and their operation largely with that of 1 matches. In that regard, the circuit arrangement of 2 will not be described again at this point.
    [0056] Anstelledes Schaltmittels 32 von 1 sind bei 2 zweip-Kanal MOS-Transistoren 35, 36 vorgesehen. DiePMOS-Transistoren 35, 36 sindan ihren Drain-Anschlüssenunmittelbar miteinander und mit der Kompensations-Stromquelle 30 ge koppelt. DieKompensations-Stromquelle 30 ist wiederum unmittelbar aneinen Versorgungspotentialanschluß 31 angeschlossen.Die Source-Anschlüsseder p-Kanal MOS-Transistoren 35, 36 sind unmittelbarmit den beiden Anschlüssendes symmetrischen Fußpunktes 19 verbunden.Die Gate-Anschlüsseder Transistoren 35, 36 bilden einen differentiellenTakteingang 34, also das Paar von Eingangsanschlüssen, dasausgelegt ist zum Zuführeneines differentiellen Taktsignals CLKP, CLKN.Instead of the switching means 32 from 1 are at 2 two p-channel MOS transistors 35 . 36 intended. The PMOS transistors 35 . 36 are at their drain terminals directly with each other and with the compensation current source 30 ge coupled. The compensation power source 30 is again directly to a supply potential terminal 31 connected. The source terminals of the p-channel MOS transistors 35 . 36 are directly with the two terminals of the symmetrical foot point 19 connected. The gate terminals of the transistors 35 . 36 form a differential clock input 34 , that is, the pair of input terminals configured to supply a differential clock signal CLKP, CLKN.
    [0057] DieSchaltung gemäss 2 zeichnetsich insbesondere durch ihre geringe, mögliche Versorgungsspannungsowie durch die bei 1 beschriebenen Vorteile aus.The circuit according to 2 is characterized in particular by its low, possible supply voltage as well as by the 1 described advantages.
    [0058] DieTaktsignale CLKP, CLKN könnenentweder unmittelbar oder kapazitiv eingekoppelt werden. Bei einerkapazitiven Einkopplung, die in 2 nicht dargestelltist, wärenan den Eingang 34 zwei Serienkondensatoren anzuschließen. Dabeikönntees auch von Vorteil sein, eine zusätzliche Bias-Quelle zur Arbeitspunkteinstellungder Transistoren 35, 36 an deren Gate-Anschlüsse anzuschließen.The clock signals CLKP, CLKN can be coupled either directly or capacitively. In a capacitive coupling, the in 2 not shown, would be at the entrance 34 connect two series capacitors. It could also be an advantage, an additional bias source for operating point setting of the transistors 35 . 36 to connect to their gate terminals.
    [0059] 3 zeigtein noch weiteres Ausführungsbeispieleiner Flip-Flop-Schaltungsanordnung gemäss vorgeschlagenem Prinzip,welche eine unmittelbare, kapazitive Ankopplung des symmetrischen Fußpunktsan eine vorhergehende Stufe aufweist. Die Schaltung gemäss 3 stimmtin den verwendeten Bauteilen, deren vorteilhafter Verschaltung miteinandersowie ihrer vorteilhaften Wirkungsweise weitgehend mit denjenigenvon 1 und 2 überein und soll an dieser Stelledaher nicht noch einmal beschrieben werden. Anstelle der Stromquellen 25, 26, 27, 28 von 1 und 2 sindbei 3 jeweilige n-KanalMOS-Transistoren 37, 38, 39, 40 vorgesehen,deren gesteuerte Strecken unmittelbar zwischen die Stromanschlüsse 15, 16, 17, 18 derDifferenz- und Haltestufen 3, 4, 5, 6 undden Bezugspotentialanschluss VSS geschaltet sind. Die Gate-Anschlüsse derTransistoren 37, 38, 39, 40 sindunmittelbar miteinander in einem Schaltungsknoten K verbunden. Anstelleder Widerstände 21, 22, 23, 24,mit denen die Ausgängeder Differenz- und Haltestufen 3, 4, 5, 6 gegenVersorgungspotentialanschluss VDD geschaltet sind, sind bei derAusführunggemäss 3 p-KanalTransistoren 41, 42, 43, 44 vorgesehen,deren Gate-Anschlüssemiteinander und mit dem Bezugspotentialanschluss VSS verbunden sind. 3 shows a still further embodiment of a flip-flop circuit arrangement according to the proposed principle, which has an immediate, capacitive coupling of the symmetrical foot to a previous stage. The circuit according to 3 agrees in the components used, their advantageous interconnection with each other and their advantageous mode of action largely with those of 1 and 2 therefore, should not be described again at this point. Instead of the power sources 25 . 26 . 27 . 28 from 1 and 2 are at 3 respective n-channel MOS transistors 37 . 38 . 39 . 40 provided, whose controlled routes directly between the power connections 15 . 16 . 17 . 18 the difference and holding levels 3 . 4 . 5 . 6 and the reference potential terminal VSS are connected. The gate terminals of the transistors 37 . 38 . 39 . 40 are directly connected to each other in a circuit node K. Instead of the resistors 21 . 22 . 23 . 24 , with which the outputs of the difference and hold levels 3 . 4 . 5 . 6 are connected to supply potential terminal VDD are in the embodiment according to 3 p-channel transistors 41 . 42 . 43 . 44 whose gate terminals are connected to each other and to the reference potential terminal VSS.
    [0060] Anstelleder gesteuerten Stromquelle 30 und der Schaltmittel 32; 35, 36 von 1 und 2 ist bei 3 einekapazitive Kopplung vorgesehen. Die kapazitive Kopplung umfasstzwei Serienkapazitäten 45, 46.Die Serienkapazitäten 45, 46 sindzwischen das Paar von Eingangsanschlüssen 47 der Schaltungsanordnungund den symmetrischen Fußpunkt 19 geschaltet.Zur Arbeitspunkteinstellung der Differenz- und Haltestufen 3, 4, 5, 6 istaußerdemein Bias-Schaltkreis 48 vorgesehen. Dieser umfasst einen p-Kanal-Transistor 49,dessen Gate-Anschluss mit denen der Transistoren 41, 42, 43, 44 verbundenist, die als elektrische Last dienen, und an einen Bezugspotentialanschlussangeschlossen ist. Die gesteuerte Strecke des Transistors 49 istzwischen den Versorgungspotentialanschluss VDD und einen als Diodearbeitenden Transistor 50 geschaltet. Der Transistor 50 istweiterhin übereinen ebenfalls als Diode verschalteten Stromspiegel-Eingangstransistor 51 gegenBezugspotentialanschluss VSS gelegt. Der Gate-Anschluss des Stromspiegeleingangstransistors 51 istmit dem Schaltungsknoten K verbunden, der wiederum über je einenKoppelwiderstand 52, 53 mit dem symmetrischenFußpunkt 19 derSchaltung verbunden ist.Instead of the controlled power source 30 and the switching means 32 ; 35 . 36 from 1 and 2 is at 3 provided a capacitive coupling. The capacitive coupling comprises two series capacities 45 . 46 , The serial capacities 45 . 46 are between the pair of input terminals 47 the circuit arrangement and the symmetrical foot point 19 connected. For setting the operating points of the differential and holding stages 3 . 4 . 5 . 6 is also a bias circuit 48 intended. This includes a p-channel transistor 49 whose gate terminal is connected to those of the transistors 41 . 42 . 43 . 44 connected, which serve as an electrical load, and is connected to a reference potential terminal. The controlled path of the transistor 49 is between the supply potential terminal VDD and a transistor operating as a diode 50 connected. The transistor 50 is also connected via a likewise connected as a diode current mirror input transistor 51 placed against reference potential connection VSS. The gate terminal of the current mirror input transistor 51 is connected to the circuit node K, which in turn via a coupling resistor 52 . 53 with the symmetrical foot point 19 the circuit is connected.
    [0061] Beientsprechender Dimensionierung der Schaltung und ausreichend großen Signalpegelnam Eingangsanschlusspaar 47 genügt eine direkte, kapazitiveAnkopplung an eine vorangehende Stufe, beispielsweise einen integriertenOszillator 54, der am Paar von Eingangsanschlüssen 47 angeschlossenist. Der Kompensationsstrom, der gemäss vorgeschlagenem Prinzipzur Kompensation der Stromquellen 37, 38, 39, 40 dergerade nicht verwendeten Stufen 3, 4, 5, 6 dient,wird dabei durch kapazitive Umladeströme gebildet. Somit ist einereine Eingangsstromsteuerung gebildet.With appropriate dimensioning of the circuit and sufficiently large signal levels at the input terminal pair 47 a direct, capacitive coupling to a preceding stage, for example an integrated oscillator, is sufficient 54 that at the pair of input terminals 47 connected. The compensation current, according to the proposed principle for the compensation of current sources 37 . 38 . 39 . 40 the unused stages 3 . 4 . 5 . 6 serves, is formed by capacitive Umladeströme. Thus, a pure input current control is formed.
    [0062] DieArbeitspunkteinstellung dieser Schaltung umfasst das Merkmal, dassdie an den Stromanschlüssen 15, 16, 17, 18 zugeführten Versorgungsströme der Stufen 3, 4, 5, 6 durchStromspiegel bereitgestellt werden, die einen gemeinsamen Eingangstransistor 51 haben.Außerdemsind die elektrischen Lasttransistoren 41, 42, 43, 44 mitdem Bias-Stromquellentransistor 49 verkoppelt.The operating point setting of this circuit includes the feature that on the power connectors 15 . 16 . 17 . 18 supplied supply currents of the stages 3 . 4 . 5 . 6 be provided by current mirrors, which have a common input transistor 51 to have. In addition, the electrical load transistors 41 . 42 . 43 . 44 with the bias current source transistor 49 coupled.
    [0063] DieSchaltung gemäss 3 beruhtvollständigauf einer Current-Mode-Logic, CML-Schaltungstechnik im eigentlichenSinne. Dabei werden die Logikpegel durch einen entsprechend gesteuertenStromfluss eingestellt. Gemässder Schaltung von 3 wird am Eingang 47 direktmit differentiellen Stromsignalen gearbeitet, die durch rein kapazitiveUmladeströmebereitgestellt werden. Dabei wird die Tatsache ausgenutzt, dassin praktisch jeder Anwendung eines Toggle-Flip-Flops bzw. Frequenzteilersein verhältnismäßig schmalesFrequenzband von beispielsweise 2 bis 4 GHz verarbeitet werden muss.Bei dem vorgeschlagenen Prinzip werden Resonanzeffekte ausgenutzt.Aufgrund der besonders geringen, parasitären Kapazitäten, die mit dem vorgeschlagenenPrinzip möglichsind, könnendie Frequenzen der Resonanzeffekte in sehr hohe Bereiche ge triebenwerden. Die kapazitive Belastung, die die Schaltung von 3 aufden Ausgang einer vorgeschalteten Stufe wirken lässt, kann durch entsprechendeDimensionierung der Eingangskoppelkapazitäten 45, 47 angepasstwerden und ist, beispielsweise bei Anschluss an einen Oszillator,unproblematisch.The circuit according to 3 is based entirely on a current-mode logic, CML scarf processing technology in the true sense. The logic levels are adjusted by a correspondingly controlled current flow. According to the circuit of 3 will be at the entrance 47 worked directly with differential current signals, which are provided by purely capacitive Umladeströme. In this case, the fact is exploited that in virtually every application of a toggle flip-flop or frequency divider, a relatively narrow frequency band of, for example, 2 to 4 GHz must be processed. The proposed principle exploits resonance effects. Due to the particularly low parasitic capacitances that are possible with the proposed principle, the frequencies of the resonance effects can be driven ge in very high areas. The capacitive load affecting the circuit of 3 can act on the output of an upstream stage can, by appropriate dimensioning of the input coupling capacitances 45 . 47 adapted and is, for example when connected to an oscillator, unproblematic.
    [0064] Selbstverständlich liegtes im Rahmen der Erfindung, das vorgeschlagene Prinzip der Kompensationvon Differenzverstärkerströmen durchKompensationsströmeund die dadurch bewirkte Schaffung einer echten Stromsteuerung auchauf andere als die gezeigten Ausführungsbeispiele anzuwenden.Bei den Ausführungsbeispielenkann in alternativen Ausführungenauch beispielsweise eine komplementäre Schaltungstechnik gewählt werden.Of course it liesWithin the scope of the invention, the proposed principle of compensationof differential amplifier currentscompensation currentsand the resulting creation of a true power control as wellapply to other than the embodiments shown.In the embodimentscan in alternative versionsFor example, a complementary circuit technology can be selected.
    [0065] 4a zeigtdas äußerst kompakteLayout eines kompletten Flip-Flop-Kerns gemäss dem vorgeschlagenen Prinzip,wie er in 3 gezeigt ist. 4a shows the extremely compact layout of a complete flip-flop core according to the proposed principle, as in 3 is shown.
    [0066] Dabeiist in 4a eine Darstellung gewählt, diein 4b anhand eines MOS-Transistors mit Gate, Sourceund Drain erläutertist.It is in 4a a representation chosen in 4b is explained with reference to a MOS transistor with gate, source and drain.
    [0067] In Übereinstimmungmit 1 bis 3 ist das Paar von Eingangsanschlüssen 47 zurZuführungdes Taktsignals CLKP, CLKN auch bei 4a eingezeichnet,ebenso das Paar von Ausgangsanschlüssen 33 zum Abgreifendes Ausgangssignals OUTP, OUTN mit halbierter Taktfrequenz. Gleiche Bezugszeichenbezeichnen dabei gleiche oder gleich wirkende Schaltungsteile.In accordance with 1 to 3 is the pair of input terminals 47 for supplying the clock signal CLKP, CLKN also at 4a drawn in, as well as the pair of output terminals 33 for picking up the output signal OUTP, OUTN at half the clock frequency. The same reference numerals designate the same or equivalent circuit parts.
    [0068] Manerkennt, dass aufgrund des kompakten Layouts eine maximale Arbeitsfrequenzvon über6 GHz einschließlichBerücksich tigungzusätzlicherparasitärerKapazitätendurch Verdrahtungseffekte bei Zugrundelegung einer integrierten250 nm-Fertigungs-Technologieund einer Versorgungsspannung von 2,0 V möglich ist.yourecognizes that due to the compact layout a maximum working frequencyfrom aboveIncluding 6 GHzConsiderationadditionalparasiticcapacitiesWiring effects based on an integrated250 nm manufacturing technologyand a supply voltage of 2.0V is possible.
    [0069] Zumweiteren Herunterteilen einer Taktfrequenz ist es mit besonderemVorteil möglich,mehrere der beispielhaft in 1 bis 3 gezeigtenFrequenzteiler zu kaskadieren.For further dividing down a clock frequency, it is possible with particular advantage, several of the exemplary in 1 to 3 cascade shown frequency divider.
    11 Master-BlockMaster block 22 Slave-BlockSlave block 33 Master-DifferenzstufeMaster differential stage 44 Master-HaltestufeMaster-hold stage 55 Slave-DifferenzstufeSlave differential stage 66 Slave-HaltestufeSlave-holding stage 77 Transistortransistor 88th Transistortransistor 99 Transistortransistor 1010 Transistortransistor 1111 Transistortransistor 1212 Transistortransistor 1313 Transistortransistor 1414 Transistortransistor 1515 Stromanschlusspower connection 1616 Stromanschlusspower connection 1717 Stromanschlusspower connection 1818 Stromanschlusspower connection 1919 symmetrischerFußpunktsymmetricalnadir 2020 Paarvon EingangsanschlüssenPairfrom input terminals 2121 Widerstandresistance 2222 Widerstandresistance 2323 Widerstandresistance 2424 Widerstandresistance 2525 Stromquellepower source 2626 Stromquellepower source 2727 Stromquellepower source 2828 Stromquellepower source 2929 Mittelzur Bereitstellung eines Kompensationsstromsmediumto provide a compensation current 3030 Kompensations-StromquelleCompensation current source 3131 VersorgungspotentialanschlussSupply potential terminal 3232 Schaltmittelswitching means 3333 Paarvon AusgangsanschlüssenPairof output connections 3434 Paarvon EingangsanschlüssenPairfrom input terminals 3535 Transistortransistor 3636 Transistortransistor 3737 Transistortransistor 3838 Transistortransistor 3939 Transistortransistor 4040 Transistortransistor 4141 Transistortransistor 4242 Transistortransistor 4343 Transistortransistor 4444 Transistortransistor 4545 Kapazitätcapacity 4646 Kapazitätcapacity 4747 Paarvon EingangsanschlüssenPairfrom input terminals 4848 Mittelzur Arbeitspunkteinstellungmediumfor operating point adjustment 4949 Transistortransistor 5050 Diodediode 5151 Diodediode 5252 Koppelwiderstandcoupling resistor 5353 Koppelwiderstandcoupling resistor 5454 Oszillatoroscillator CLKPCLKP Taktclock CLKNCLKN Taktclock OUTPOUTP Ausgangssignaloutput OUTNOUTN Ausgangssignaloutput VDDVDD Versorgungspotentialsupply potential VSSVSS Bezugspotentialreference potential
    权利要求:
    Claims (21)
    [1]
    Flip-Flop-Schaltungsanordnung, – bei derein Paar von Eingangsanschlüssen(20), ausgelegt zum Zuführeneines differentiellen Taktsignals (CLKP, CLKN), vorgesehen ist, – bei derein Paar von Ausgangsanschlüssen(33), ausgelegt zum Abgreifen eines differentiellen Ausgangssignals(OUTP, OUTN), vorgesehen ist, – bei der an eine Master-Differenzstufe(3) eine Master-Haltestufe(4) angekoppelt ist, – bei der an eine Slave-Differenzstufe(5) eine Slave-Haltestufe(6) angekoppelt ist, – bei der die Master-Differenzstufe(3), die Master-Haltestufe(4), die Slave-Differenzstufe (5) und die Slave-Haltestufe (6)zur Bildung einer Flip-Flop-Struktur miteinander verkoppelt sind, – bei deram Ausgang der Slave-Differenzstufe (6) das Paar von Ausgangsanschlüssen (33)gebildet ist, – beider in einem symmetrischen Fußpunkt(19) Stromanschlüsse(15, 16, 17, 18) der Master-Differenzstufe(3), der Master-Haltestufe (4), der Slave-Differenzstufe(5) und der Slave-Haltestufe (6) miteinander undmit Stromquellen (25, 26, 27, 28)zur Speisung der Differenz- und Haltestufen (3, 4, 5, 6) verbundensind, – beider ein Mittel zur Bereitstellung eines Kompensationsstroms (29)vorgesehen ist, das mit dem Paar von Eingangsanschlüssen (20)und mit dem symmetrischen Fußpunkt(19) gekoppelt ist zur Kompensation des von zumindest einerder Stromquellen (25, 26, 27, 28)bereit gestellten Stroms in Abhängigkeit desdifferentiellen Taktsignals (CLKP, CLKN).Flip-flop circuit, in which a pair of input terminals ( 20 ) designed to supply a differential clock signal (CLKP, CLKN), - in which a pair of output terminals ( 33 ), designed to pick up a differential output signal (OUTP, OUTN), is provided, - in which a master differential stage ( 3 ) a master holding level ( 4 ) is connected to a slave differential stage ( 5 ) a slave hold stage ( 6 ), - at which the master differential stage ( 3 ), the master holding level ( 4 ), the slave differential stage ( 5 ) and the slave hold level ( 6 ) are coupled together to form a flip-flop structure, - at the output of the slave differential stage ( 6 ) the pair of output terminals ( 33 ), - at a symmetrical base ( 19 ) Power connections ( 15 . 16 . 17 . 18 ) of the master difference stage ( 3 ), the master holding level ( 4 ), the slave differential stage ( 5 ) and the slave holding level ( 6 ) with each other and with power sources ( 25 . 26 . 27 . 28 ) for feeding the difference and holding levels ( 3 . 4 . 5 . 6 ), in which a means for providing a compensation current ( 29 ) provided with the pair of input terminals ( 20 ) and with the symmetrical foot point ( 19 ) is coupled to compensate for at least one of the current sources ( 25 . 26 . 27 . 28 ) supplied current in response to the differential clock signal (CLKP, CLKN).
    [2]
    Flip-Flop-Schaltungsanordnung nach Anspruch 1, dadurchgekennzeichnet, dass die Master-Differenzstufe (3), dieMaster-Haltestufe (4), die Slave-Differenzstufe (5)und die Slave-Haltestufe (6) je ein Transistorpaar (7, 8; 9, 10; 11, 12; 13, 14)umfassen, wobei jedes Transistorpaar (7, 8; 9, 10; 11, 12; 13, 14)zwei Eingänge,zwei Ausgängeund den Stromanschluss (15, 16, 17, 18)hat.Flip-flop circuit arrangement according to Claim 1, characterized in that the master differential stage ( 3 ), the master holding level ( 4 ), the slave differential stage ( 5 ) and the slave hold level ( 6 ) one transistor pair each ( 7 . 8th ; 9 . 10 ; 11 . 12 ; 13 . 14 ), each transistor pair ( 7 . 8th ; 9 . 10 ; 11 . 12 ; 13 . 14 ) two inputs, two outputs and the power connector ( 15 . 16 . 17 . 18 ) Has.
    [3]
    Flip-Flop-Schaltungsanordnung nach Anspruch 2, dadurchgekennzeichnet, dass die Eingängeund die Ausgängeder Master-Haltestufe (4) miteinander über Kreuz gekoppelt und dieEingängeund die Ausgängeder Slave-Haltestufe (6) miteinander über Kreuz gekoppelt sind.Flip-flop circuit arrangement according to claim 2, characterized in that the inputs and the outputs of the master holding stage ( 4 ) are cross-coupled with each other and the inputs and outputs of the slave latch ( 6 ) are coupled together crosswise.
    [4]
    Flip-Flop-Schaltungsanordnung nach Anspruch 3, dadurchgekennzeichnet, dass die Ausgängeder Master-Haltestufe (4) mit den Ausgängen der Master-Differenzstufe(3) gekoppelt und die Ausgänge der Slave-Haltestufe (6)mit den Ausgängender Slave-Differenzstufe (5) gekoppelt sind.Flip-flop circuit arrangement according to claim 3, characterized in that the outputs of the master holding stage ( 4 ) with the outputs of the master differential stage ( 3 ) and the outputs of the slave latch ( 6 ) with the outputs of the slave differential stage ( 5 ) are coupled.
    [5]
    Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 2 bis4, dadurch gekennzeichnet, dass die Eingänge der Slave-Differenzstufe(5) mit den Ausgängender Master-Differenzstufe (3) nicht-invertierend gekoppeltund die Eingängeder Master-Differenzstufe (3) invertierend mit den Ausgängen derSlave-Differenzstufe (5) gekoppelt sind.Flip-flop circuit arrangement according to one of claims 2 to 4, characterized in that the inputs of the slave differential stage ( 5 ) with the outputs of the master differential stage ( 3 ) are coupled in a non-inverting manner and the inputs of the master differential stage ( 3 ) inverting with the outputs of the slave differential stage ( 5 ) are coupled.
    [6]
    Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 1 bis5, dadurch gekennzeichnet, dass dass das Mittel zur Bereitstellungeines Kompensationsstroms (29) eine Umsteuerung in Abhängigkeitvon dem differentiellen Taktsignal (CLKP, CLKN) derart bewirkt,dass entweder die Master-Differenzstufe (3) und die Slave-Haltestufe(6) aktiviert und die Slave-Differenzstufe (5)und die Master-Haltestufe (4) deaktiviert ist, oder dassdie Master-Differenzstufe(3) und die Slave-Haltestufe (6) deaktiviert unddie Slave-Differenzstufe (5) und die Master-Haltestufe(4) aktiviert ist.Flip-flop circuit arrangement according to one of claims 1 to 5, characterized in that the means for providing a compensation current ( 29 ) causes a change in response to the differential clock signal (CLKP, CLKN) such that either the master differential stage ( 3 ) and the slave hold level ( 6 ) and the slave differential stage ( 5 ) and the master holding level ( 4 ), or that the master differential stage ( 3 ) and the slave hold level ( 6 ) and the slave differential stage ( 5 ) and the master holding level ( 4 ) is activated.
    [7]
    Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 1 bis6, dadurch gekennzeichnet, dass an den Stromanschluss der Master-Differenzstufe,der Master-Haltestufe,der Slave-Differenzstufe und der Slave-Haltestufe (15, 16, 17, 18)je eine Stromquelle (25, 26, 27, 28)angeschlossen ist.Flip-flop circuit arrangement according to one of claims 1 to 6, characterized in that the power connection of the master differential stage, the master holding stage, the slave differential stage and the slave holding stage ( 15 . 16 . 17 . 18 ) one power source each ( 25 . 26 . 27 . 28 ) connected.
    [8]
    Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 1 bis7, dadurch gekennzeichnet, dass das Mittel zur Bereitstellung einesKompensationsstroms (29) zumindest eine Kompensations-Stromquelle(30) umfasst, die überein Schaltmittel (32) wahlweise mit einem der beiden Anschlüsse dessymmetrischen Fußpunktes(19) verbindbar ist, wobei das Schaltmittel (32)zu seiner Ansteuerung mit dem Paar von Eingangsanschlüssen (20)gekoppelt ist.Flip-flop circuit arrangement according to one of claims 1 to 7, characterized in that the means for providing a compensation current ( 29 ) at least one compensation current source ( 30 ), which via a switching means ( 32 ) optionally with one of the two connections of the symmetrical foot point ( 19 ) is connectable, wherein the switching means ( 32 ) for driving it with the pair of input terminals ( 20 ) is coupled.
    [9]
    Flip-Flop-Schaltungsanordnung nach Anspruch 8, dadurchgekennzeichnet, dass die zumindest eine Kompensations-Stromquellemit einem Versorgungspotentialanschluss (31) der Schaltungsanordnungverbunden ist.Flip-flop circuit arrangement according to claim 8, characterized in that the at least one compensation current source with a supply potential terminal ( 31 ) of the circuit arrangement is connected.
    [10]
    Flip-Flop-Schaltungsanordnung nach Anspruch 8 oder9, dadurch gekennzeichnet, dass das Schaltmittel ein p-Kanal-Transistorpaar(35, 36) umfasst.Flip-flop circuit arrangement according to Claim 8 or 9, characterized in that the switching means comprise a p-channel transistor pair ( 35 . 36 ).
    [11]
    Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 1 bis7, dadurch gekennzeichnet, dass das Mittel zur Bereitstellung einesKompensationsstroms zwei Serienkapazitäten (45, 46)umfasst, die zwischen das Paar von Eingangsanschlüssen (47)und den symmetrischen Fußpunkt(19) geschaltet sind.Flip-flop circuit arrangement according to one of Claims 1 to 7, characterized in that the means for providing a compensation current have two series capacities ( 45 . 46 ), which is between the pair of input terminals ( 47 ) and the symmetrical foot point ( 19 ) are switched.
    [12]
    Flip-Flop-Schaltungsanordnung nach Anspruch 11,dadurch gekennzeichnet, dass ein Mittel zur Arbeitspunkteinstellung(48) vorgesehen ist, das mit dem symmetrischen Fußpunkt (19)gekoppelt ist.Flip-flop circuit arrangement according to claim 11, characterized in that a means for operating point adjustment ( 48 ) provided with the symmetrical foot point ( 19 ) is coupled.
    [13]
    Flip-Flop-Schaltungsanordnung nach Anspruch 12,dadurch gekennzeichnet, dass das Mittel zur Arbeitspunkteinstellung(48) einen Stromspiegel (51, 37, 38, 39, 40)umfasst, der mit den Stromquellen (37, 38, 39, 40)zur Speisung der Differenz- und Haltestufen zusammenwirkt.Flip-flop circuit arrangement according to claim 12, characterized in that the means for operating point adjustment ( 48 ) a current mirror ( 51 . 37 . 38 . 39 . 40 ) connected to the power sources ( 37 . 38 . 39 . 40 ) cooperates to feed the difference and holding levels.
    [14]
    Flip-Flop-Schaltungsanordnung nach Anspruch 13,dadurch gekennzeichnet, dass das Mittel zur Arbeitspunkteinstellung(48) zwei Koppelwiderstände(52, 53) umfasst zur Kopplung des Stromspiegels(51, 37, 38, 39, 40)mit dem symmetrischen Fußpunkt(19).Flip-flop circuit arrangement according to claim 13, characterized in that the means for operating point adjustment ( 48 ) two coupling resistors ( 52 . 53 ) comprises for coupling the current mirror ( 51 . 37 . 38 . 39 . 40 ) with the symmetrical foot point ( 19 ).
    [15]
    Flip-Flop-Schaltungsanordnung nach einem der Ansprüche 1 bis14, dadurch gekennzeichnet, dass die Schaltungsanordnung in integrierterMetall-Isolator-Halbleiter-Schaltungstechnikausgebildet ist.Flip-flop circuit arrangement according to one of Claims 1 to14, characterized in that the circuit arrangement in integratedMetal-insulator-semiconductor circuit technologyis trained.
    [16]
    Verwendung einer Flip-Flop-Schaltungsanordnung nacheinem der Ansprüche1 bis 15, in einem Frequenzteiler.Use of a flip-flop circuit according toone of the claims1 to 15, in a frequency divider.
    [17]
    Verfahren zur Verarbeitung eines Signals mit denSchritten: – Bereitstelleneines differentiellen Taktsignals (CLKP, CLKN), – Umsteuernzwischen einer Master-Differenzstufe (3) und einer Slave-Differenzstufe(5) einer Flip-Flop-Schaltungsanordnung in Abhängigkeitvon dem differentiellen Taktsignal (CLKP, CLKN), – Bereitstelleneines Kompensationsstroms (I), – Abwechselndes Kompensiereneines die Master-Differenzstufe (3) oder eines die Slave-Differenzstufe(5) versorgenden Stroms in Abhängigkeit von dem differentiellenTaktsignal (CLKP, CLKN) mit dem Kompensationsstrom (I).A method of processing a signal comprising the steps of: - providing a differential clock signal (CLKP, CLKN), - reversing between a master differential stage ( 3 ) and a slave differential stage ( 5 ) a flip-flop circuit in dependence on the differential clock signal (CLKP, CLKN), - providing a compensation current (I), - alternately compensating a master differential stage ( 3 ) or one of the slave differential stages ( 5 ) supplying current in response to the differential clock signal (CLKP, CLKN) with the compensation current (I).
    [18]
    Verfahren nach Anspruch 17, dadurch gekennzeichnet,dass jeweils gemeinsam mit der Master-Differenzstufe (3)eine Slave-Haltestufe (6) aktiviert und deaktiviert wirdund dass jeweils gemeinsam mit der Slave-Differenzstufe (5)eine Master-Haltestufe(4) aktiviert und deaktiviert wird.Method according to claim 17, characterized in that in each case together with the master differential stage ( 3 ) a slave hold stage ( 6 ) is activated and deactivated and that together with the slave differential stage ( 5 ) a master holding level ( 4 ) is activated and deactivated.
    [19]
    Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet,dass der Kompensationsstrom (I) mit einer Kompensations-Stromquelle (30) erzeugtwird, die von einer Versorgungsspannung (VDD) gespeist wird.Method according to claim 17 or 18, characterized in that the compensation current (I) is connected to a compensation current source ( 30 ), which is fed by a supply voltage (VDD).
    [20]
    Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet,dass der Kompensationsstrom als kapazitiver Umladestrom von einerdas differentielle Taktsignal (CLKP, CLKN) bereitstellenden Stufe(54, 45, 46) erzeugt wird.A method according to claim 17 or 18, characterized in that the compensation current as capacitive Umladestrom of a differential clock signal (CLKP, CLKN) providing stage ( 54 . 45 . 46 ) is produced.
    [21]
    Verfahren nach Anspruch 20, dadurch gekennzeichnet,dass ein Gleichtaktpegel zur Arbeitspunkteinstellung der Differenzstufen(3, 5) bereitgestellt wird.A method according to claim 20, characterized in that a common mode level for operating point adjustment of the differential stages ( 3 . 5 ) provided.
    类似技术:
    公开号 | 公开日 | 专利标题
    DE69930314T2|2006-08-17|ON-CHIP CLOSURE
    US5694065A|1997-12-02|Switching control circuitry for low noise CMOS inverter
    US6459308B1|2002-10-01|Method and system design with systematic adjustment of individual building blocks for high speed bipolar circuits
    EP0510220B1|1996-12-04|Einrichtung zur berührungslosen Daten- und Energieübertragung
    US5821800A|1998-10-13|High-voltage CMOS level shifter
    US20020017921A1|2002-02-14|Current-controlled CMOS circuits with inductive broadbanding
    DE19946154C2|2003-03-20|Voltage-controlled low-voltage oscillator with a small fluctuation range
    DE4224804C1|1994-01-13|Programmable logic circuitry
    DE102004002007B4|2012-08-02|Transistor arrangement with temperature compensation and method for temperature compensation
    DE4206082C1|1993-04-08|
    DE102009005120B4|2014-08-07|Electronic circuit and electronic circuit arrangement
    DE112012003149T5|2014-04-17|Circuit and method for controlling a characteristic of a periodic signal
    DE102011113506A1|2012-04-26|IDENTIFICATION SWITCHING AND METHOD FOR GENERATING AN IDENTIFICATION BIT USING PHYSICALLY UNCLONABLE FUNCTIONS
    DE60315631T2|2008-05-08|OPERATIONAL AMPLIFIER WITH ENLARGED EFFECTIVE SIGNAL INPUT SIGNAL
    DE10203955A1|2002-08-22|High-frequency MOS switch
    DE102010042339B4|2017-08-31|Digital / analog converter with a mixer
    EP2177000B1|2014-04-16|Schaltungsanordnung und Verfahren zum Treiben mindestens einer differentiellen Leitung
    EP0534116A1|1993-03-31|Schaltungsanordnung zur Ansteuerung eines MOS-Leistungstransistors
    DE69631351T2|2004-11-04|ASIC bus structure based on multiplexers
    JP2003243938A|2003-08-29|半導体装置
    EP2039003B1|2018-04-04|Vielseitiger und kompakter gleichstrom gekoppelter cml puffer
    DE102011000932B4|2014-10-09|Ring oscillator for providing a constant oscillator frequency
    DE102007052143B4|2014-08-21|A drive circuit for driving and controlling a power semiconductor device of the high potential side
    DE112006001779T5|2008-07-10|Multi-phase voltage regulation using parallelized inductive circuits with magnetically coupled inductors
    DE60206734T2|2006-07-20|PERFORMANCE-EFFICIENT INTEGRATED CHARGE PUMP USING A TAKE-OFF
    同族专利:
    公开号 | 公开日
    DE102004009283B4|2006-04-20|
    US20050195006A1|2005-09-08|
    US7236029B2|2007-06-26|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-22| OP8| Request for examination as to paragraph 44 patent law|
    2006-10-12| 8364| No opposition during term of opposition|
    2013-05-08| R081| Change of applicant/patentee|Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130314 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130326 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE Effective date: 20130315 |
    2015-09-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410009283|DE102004009283B4|2004-02-26|2004-02-26|Flip-flop circuit and method for processing a signal|DE200410009283| DE102004009283B4|2004-02-26|2004-02-26|Flip-flop circuit and method for processing a signal|
    US11/065,470| US7236029B2|2004-02-26|2005-02-24|Flip-flop circuit arrangement and method for processing a signal|
    [返回顶部]